반응형
인텔의 18A 공정 수율 논란이 업계에서 주목받는 가운데 에이알인사이즈(ARInsights)와 인텔 전 CEO 팻 겔싱어가 이를 반박하며 기술적 진전을 강조했다.
현지시간 지난 7일 인텔 18A 프로세스 노트다 10% 수준의 낮은 수율과 TSMC N2 공정 대비 낮은 SRAM 밀도를 보이고 있다는 소문이 확산됐다.
이와 함께 브로드컴(Broadcom)이 인텔의 18A 공정에 불만을 표했다는 보도도 나왔으나 에이알인사이즈의 페트리 무어헤드(Patrick Moorhead)는 이를 강하게 부인했다.
이에 더해 팻 겔싱어는 9월 도이체은행 2024 기술 커퍼런스에서 발표된 데이터를 근거로 기술 진보를 설명헀다.
그는 “인텔 18A 공정이 ㎠ 당 0.4개 미만의 결함 밀도를 기록했다”며 “이는 새로운 공정 기술의 개발 단계에서 업계 표준에 부합하는 수치다”고 주장했다.
이어 “이는 과거 TSMC의 N7 및 N5 노드가 대량 생산 직전에 기록한 수준과 유사하다”고 강조했다.
겔싱어는 “인텔의 차세대 팬서 레이크( Panther Lake) CPU에 적용될 칩렛 기반 설계가 수율 최적화에 기여할 것이다”고 밝혔다.
유출된 정보에 따르면 주요 다이 크기는 약 114mm²로 추정되며 현재 결함 밀도를 기준으로 계산한 수율은 약 50~68%로 평가되고 있다.
반응형
'반도체' 카테고리의 다른 글
샌디스크, 고대역폭 플래시 메모리 발표 (0) | 2025.02.14 |
---|---|
실리콘모션 차세대 PCIe6.0 SSD 컨트롤러 개발 (0) | 2025.01.22 |
CXMT DDR5 메모리 칩, 삼성 대비 40% 큰 다이 크기 (0) | 2025.01.03 |
TSMC 2nm 공정 채택 기업 속속 합류 (0) | 2024.12.03 |
샤오미와 AMD, 스마트폰 SoC 시장 진출? (2) | 2024.11.29 |